# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-253976

(43) Date of publication of application: 25.09.1998

(51)Int.Cl.

GO2F 1/1343 **G02F** 1/136 9/30 H01L 29/786 H01L 21/336

(21)Application number : **09-057668** 

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

12.03.1997

(72)Inventor: SHIMIZU TOSHIO


NIIMURA TADASHI SAITO SHUICHI KANO MASAAKI

## (54) LIQUID CRYSTAL DISPLAY ELEMENT

## (57)Abstract:

PROBLEM TO BE SOLVED: To enable the use of an electrode wiring consisting of a low-resistance alloy and to improve the aperture ratio by making the width of the electrode wiring minute without deteriorating the operation and function, by covering the contact surfaces of respective electrode bodies and other layers with films consisting of a specified material.

SOLUTION: The gate electrodes 9 are formed of the electrode bodies 9a which consist of Al or Al alloy or Cu or Cu alloy and the films 9b which consist of at least one kind of the materials selected from TiN. MoTa, MoW and cover at least the contact surfaces existing between the electrode bodies 9a and



channel parts 18 among the surfaces at which the electrode bodies 9a come into contact with first gate insulating layers 10. The source electrodes 15 (drain electrodes 16) are formed of the electrode bodies 15a (16a) which consist of AI or an Al alloy or Cu or a Cu alloy and the films 15b (16b) which consist of at least one kind of the materials selected from among TiN, MoTa, MoW and cover the contact surfaces (contact surfaces and pixel electrodes 7) with at least the high concn. silicon active layers 14 of the electrode bodies 15a (16a).

[Date of request for examination]

12.03.2004

[Date of sending the examiner's decision 09.01.2007 of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

#### (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平10-253976

(43)公開日 平成10年(1998) 9月25日


· 酸別記号 FI	
1/1343 G 0 2 F 1/1343	
1/136 5 0 0 1/136 5 0 0	
9/30 3 4 8 G 0 9 F 9/30 3 4 8 Z	
29/786 H01L 29/78 612D	
21/336 6 1 6 U	
審査請求 未請求 請求項の数4 OL (全 13 頁) 最終	傾に続く
号 特願平9-57668 (71)出願人 000003078	
株式会社東芝	
平成9年(1997)3月12日 神奈川県川崎市幸区堀川町72番地	b .
(72)発明者 清水 俊雄	
神奈川県横浜市磯子区新磯子町3	3番地 株
式会社東芝生産技術研究所内	
(72)発明者 新村 忠	
神奈川県横浜市磯子区新磯子町3	3番地 株
式会社東芝生産技術研究所内	
(72)発明者 齋藤 秀一	
神奈川県横浜市磯子区新磯子町3	3番地 株
式会社東芝生産技術研究所内	
(74)代理人 弁理士 鈴江 武彦 (外6名)	
最終	質に続く

### (54) 【発明の名称】 液晶表示素子

#### (57)【要約】

【課題】 液晶表示素子の動作および機能を劣化させることなく、低抵抗のA1またはA1合金、もしくはCuまたはCu合金からなる電極配線の使用を可能にし、電極配線幅の微細化による開口率の向上が達成された、液晶表示素子を提供することを目的とする。

【解決手段】 電極配線は、A1またはA1合金、もしくはCuまたはCu合金からなる電極本体と、この電極本体がゲート絶縁層、シリコン活性層および画素電極と接触する面を覆う、TiN、MoTa、MoWから選ばれた少なくとも1種の材料からなる被膜とから形成されていることを特徴とする液晶表示素子。



#### 【特許請求の範囲】

【請求項1】 ガラス基板:前記ガラス基板上に形成されたゲート電極と、このゲート電極上に順次形成されたゲート絶縁層、シリコン活性層および高濃度シリコン活性層と、この高濃度シリコン活性層に互いに電気的に分離して設けられたソース電極、ドレイン電極とを有するボトムゲート型の薄膜トランジスタ;および前記ガラス基板上に配置され、前記ドレイン電極と接続されたIT O膜からなる画素電極;を具備し、

前記ゲート電極は、AlまたはAl合金からなる電極本体と、この電極本体の前記ゲート絶縁層と接触する面のうち、少くとも前記電極本体と前記シリコン活性層のチャネル部との間に位置する接触面を覆う、TiN、MoTa、MoWから選ばれた少なくとも1種の材料からなる被膜とから形成され、

前記ソース電極は、AlまたはAl合金からなる電極本体と、この電極本体の少なくとも前記高濃度シリコン活性層との接触面を覆う、TiN、MoTa、MoWから選ばれた少なくとも1種の材料からなる被膜とから形成され、

前記ドレイン電極は、AlまたはAl合金からなる電極本体と、この電極本体の少なくとも前記高濃度シリコン活性層との接触面および前記画素電極との接触面を覆う、TiN、MoTa、MoWから選ばれた少なくとも1種の材料からなる被膜とから形成されていることを特徴とする液晶表示素子。

【請求項2】 ガラス基板;前記ガラス基板上に形成されたゲート電極と、このゲート電極上に順次形成されたゲート絶縁層、シリコン活性層および高濃度シリコン活性層と、この高濃度シリコン活性層に互いに電気的に分離して設けられたソース電極、ドレイン電極とを有するボトムゲート型の薄膜トランジスタ;および前記ガラス基板上に配置され、前記ドレイン電極と接続されたITO膜からなる画素電極;を具備し、

前記ゲート電極は、CuまたはCu合金からなる電極本体と、この電極本体の前記ゲート絶縁層と接触する面のうち、少くとも前記電極本体と前記シリコン活性層のチャネル部との間に位置する接触面を覆う、TiN、MoTa、MoWから選ばれた少なくとも1種の材料からなる被膜とから形成され、

前記ソース電極は、CuまたはCu合金からなる電極本体と、この電極本体の少なくとも前記高濃度シリコン活性層との接触面を覆う、TiN、MoTa、MoWから選ばれた少なくとも1種の材料からなる被膜とから形成され、

前記ドレイン電極は、CuまたはCu合金からなる電極本体と、この電極本体の少なくとも前記高濃度シリコン活性層との接触面および前記画素電極との接触面を覆う、TiN、MoTa、MoWから選ばれた少なくとも1種の材料からなる被膜とから形成されていることを特

徴とする液晶表示素子。

【請求項3】 ガラス基板:前記ガラス基板上に形成されたシリコン活性層と、このシリコン活性層上に順次形成されたゲート絶縁層、ゲート電極、第1層間絶縁層および第2層間絶縁層と、前記第1層間絶縁層を貫通して、前記シリコン活性層に互いに電気的に分離して接続された、ソース電極およびドレイン電極とを有するトップゲート型の薄膜トランジスタ:および前記第2層間絶縁層上に配置され、この第2層間絶縁層を貫通して前記ドレイン電極と接続されたITO膜からなる画素電極:を具備し、

前記ゲート電極は、AIまたはAI合金からなる電極本体と、この電極本体の少なくとも前記ゲート絶縁層との接触面を覆う、TiN、MoTa、MoWから選ばれた少なくとも1種の材料からなる被膜とから形成され、前記ソース電極は、AIまたはAI合金からなる電極本体と、この電極本体の少なくとも前記シリコン活性層との接触面を覆う、TiN、MoTa、MoWから選ばれた少なくとも1種の材料からなる被膜とから形成され、前記ドレイン電極は、AIまたはAI合金からなる電極本体と、この電極本体の少なくとも前記シリコン活性層との接触面および前記画素電極との接触面を覆う、TiN、MoTa、MoWから選ばれた少なくとも1種の材料からなる被膜とから形成されていることを特徴とする液晶表示素子。

【請求項4】 ガラス基板;前記ガラス基板上に形成されたシリコン活性層と、このシリコン活性層上に順次形成されたゲート絶縁層、ゲート電極、第1層間絶縁層および第2層間絶縁層と、前記第1層間絶縁層を貫通して、前記シリコン活性層に互いに電気的に分離して接続された、ソース電極およびドレイン電極とを有するトップゲート型の薄膜トランジスタ;および前記第2層間絶縁層上に配置され、この第2層間絶縁層を貫通して前記ドレイン電極と接続されたITO膜からなる画素電極;を具備し

前記ゲート電極は、CuまたはCu合金からなる電極本体と、この電極本体の少なくとも前記ゲート絶縁層との接触面を覆う、TiN、MoTa、MoWから選ばれた少なくとも1種の材料からなる被膜とから形成され、前記ソース電極は、CuまたはCu合金からなる電極本体と、この電極本体の少なくとも前記シリコン活性層との接触面を覆う、TiN、MoTa、MoWから選ばれた少なくとも1種の材料からなる被膜とから形成され、前記ドレイン電極は、CuまたはCu合金からなる電極本体と、この電極本体の少なくとも前記シリコン活性層との接触面および前記画素電極との接触面を覆う、TiN、MoTa、MoWから選ばれた少なくとも1種の材料からなる被膜とから形成されていることを特徴とする

液晶表示素子。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、液晶表示素子に関するものである。

[0002]

【従来の技術】薄膜トランジスタ(TFT)を有する液晶表示素子(LCD)は、ガラス基板と、このガラス基板上に形成されたボトムゲート型もしくはトップゲート型のTFT、および画素電極と、前記ガラス基板に対して所望する距離だけ隔てて対向配置されたカラーフィルター基板と、前記ガラス基板と前記カラーフィルター基板の間に封入された液晶とを備えている。

【0003】前記ガラス基板上には、TFTとTFT、およびTFTと画素電極を接続するための電極配線が設けられている。電極配線としては、ソース電極、ドレイン電極およびゲート電極がある。ソース電極は、TFTのシリコン活性層に接続されている。ドレイン電極は、一端が、前記シリコン活性層に前記ソース電極と電気的に分離して接続され、他端は、ITO膜からなる画素電極に接続されている。ゲート電極は、前記シリコン活性層にゲート絶縁層を介して接続されている。

【0005】前述の液晶表示素子において、明度を高くするためには前記ガラス基板上での画素電極の占める割合、つまり開口率を向上させることが必要である。このため、より抵抗の低い材料からなる電極配線を用いて、電極配線幅を細くすることが求められている。現在の電極配線幅としては、10μm程度である。

【0006】このようなことから、抵抗率が10-6Ωcmのオーダーと、従来のMoTaのような材料よりも低い、AlまたはAl合金、もしくはCuまたはCu合金を使用することが望まれている。しかし、AlまたはAl合金、もしくはCuまたはCu合金をTFTの電極配線として使用すると、液晶表示素子の製造中および完成後に、従来の材料では生じなかった以下の問題が生じる。

【0007】(1) A1またはA1合金の薄膜または電極が形成されたガラス基板を、エッチングマスクとなるレジストパターンを形成するために現像液へ浸透させた際に、ITO膜とドレイン電極用のA1またはA1合金が接触している部分で、酸化還元反応が起きる。この反応により、A1が酸化して $A1_2O_3$  絶縁物が生成されるため、ドレイン電極と画素電極間での導通が取れなくなる。その結果、前記TFTのON、OFF制御において画素電極が動作しなくなる。また、前記酸化還元反応

において、ITO膜が還元されてInやSnが析出し、 画素電極が変質して黒く不透明になる。

【0008】(2) 絶縁膜やパッシベーション膜をCV Dなどで成膜中、ガラス基板の温度は300℃以上に上 昇する。その際、A1またはA1合金、もしくはCuま たはCu合金からなるソース電極およびドレイン電極 と、シリコン活性層が接触している部分で、相互拡散が 起きる。その結果、接触部のコンタクト抵抗が増加し て、TFTの動作特性が劣化する。

【0009】(3) 絶縁膜やパッシベーション膜をCV Dなどで成膜中に、ガラス基板の温度が300℃以上に 上昇した際、A1またはA1合金からなるゲート電極の 表面に、ヒロックと呼ばれる突起が発生する。その結 果、ゲート絶縁層がヒロックによって突き破られ、ゲート電極と前記活性層のチャネル部が短絡して、TFTが 動作しなくなる。

[0010]

【発明が解決しようとする課題】上述のように、低抵抗のAlまたはAl合金、もしくはCuまたはCu合金は、電極配線として用いると、液晶表示素子の動作および機能を劣化させるため、液晶表示素子の電極材料としては使用が困難であった。

【0011】本発明の目的は、液晶表示素子の動作および機能を劣化させることなく、低抵抗のAlまたはAl合金、もしくはCuまたはCu合金からなる電極配線の使用を可能にし、電極配線幅の微細化による開口率の向上が達成された、液晶表示素子を提供することである。【0012】

### 【課題を解決するための手段】

(1) 本発明に係る液晶表示素子は、ガラス基板;前記 ガラス基板上に形成されたゲート電極と、このゲート電 極上に順次形成されたゲート絶縁層、シリコン活性層お よび高濃度シリコン活性層と、この高濃度シリコン活性 層に互いに電気的に分離して設けられたソース電極、ド レイン電極とを有するボトムゲート型の薄膜トランジス タ;および前記ガラス基板上に配置され、前記ドレイン 電極と接続されたITO膜からなる画素電極;を具備 し、前記ゲート電極は、AlまたはAl合金からなる電 極本体と、この電極本体の前記ゲート絶縁層と接触する 面のうち、少くとも前記電極本体と前記シリコン活性層 のチャネル部との間に位置する接触面を覆う、TiN、 MoTa、MoWから選ばれた少なくとも1種の材料か らなる被膜とから形成され、前記ソース電極は、Alま たはA1合金からなる電極本体と、この電極本体の少な くとも前記高濃度シリコン活性層との接触面を覆う、T iN、MoTa、MoWから選ばれた少なくとも1種の 材料からなる被膜とから形成され、前記ドレイン電極 は、A1またはA1合金からなる電極本体と、この電極 本体の少なくとも前記高濃度シリコン活性層との接触面 および前記画素電極との接触面を覆う、TiN、MoT

a、MoWから選ばれた少なくとも1種の材料からなる 被膜とから形成されている。

【0013】(2)本発明に係る液晶表示素子は、ガラ ス基板;前記ガラス基板上に形成されたゲート電極と、 このゲート電極上に順次形成されたゲート絶縁層、シリ コン活性層および高濃度シリコン活性層と、この高濃度 シリコン活性層に互いに電気的に分離して設けられたソ ース電極、ドレイン電極とを有するボトムゲート型の薄 膜トランジスタ;および前記ガラス基板上に配置され、 前記ドレイン電極と接続されたITO膜からなる画素電 極;を具備し、前記ゲート電極は、CuまたはCu合金 からなる電極本体と、この電極本体の前記ゲート絶縁層 と接触する面のうち、少くとも前記電極本体と前記シリ コン活性層のチャネル部との間に位置する接触面を覆 う、TiN、MoTa、MoWから選ばれた少なくとも **1種の材料からなる被膜とから形成され、前記ソース電** 極は、CuまたはCu合金からなる電極本体と、この電 極本体の少なくとも前記高濃度シリコン活性層との接触 面を覆う、TiN、MoTa、MoWから選ばれた少な くとも1種の材料からなる被膜とから形成され、前記ド レイン電極は、CuまたはCu合金からなる電極本体 と、この電極本体の少なくとも前記高濃度シリコン活性 層との接触面および前記画素電極との接触面を覆う、T iN、MoTa、MoWから選ばれた少なくとも1種の 材料からなる被膜とから形成されている。

【0014】(3)本発明に係る液晶表示素子は、ガラ ス基板:前記ガラス基板上に形成されたシリコン活性層 と、このシリコン活性層上に順次形成されたゲート絶縁 層、ゲート電極、第1層間絶縁層および第2層間絶縁層 と、前記第1層間絶縁層上に形成され、前記ゲート絶縁 層および第1層間絶縁層を貫通して、前記シリコン活性 層に互いに電気的に分離して接続された、ソース電極お よびドレイン電極とを有するトップゲート型の薄膜トラ ンジスタ;および前記第2層間絶縁層上に配置され、こ の第2層間絶縁層を貫通して前記ドレイン電極と接続さ れたITO膜からなる画素電極;を具備し、前記ゲート 電極は、A 1 またはA 1 合金からなる電極本体と、この 電極本体の少なくとも前記ゲート絶縁層との接触面を覆 う、TiN、MoTa、MoWから選ばれた少なくとも 1種の材料からなる被膜とから形成され、前記ソース電 極は、AlまたはAl合金からなる電極本体と、この電 極本体の少なくとも前記シリコン活性層との接触面を覆 う、TiN、MoTa、MoWから選ばれた少なくとも 1種の材料からなる被膜とから形成され、前記ドレイン 電極は、AlまたはAl合金からなる電極本体と、この 電極本体の少なくとも前記シリコン活性層との接触面お よび前記画素電極との接触面を覆う、TiN、MoT a、MoWから選ばれた少なくとも1種の材料からなる 被膜とから形成されている。

【0015】(4)本発明に係る液晶表示素子は、ガラ

ス基板;前記ガラス基板上に形成されたシリコン活性層 と、このシリコン活性層上に順次形成されたゲート絶縁 層、ゲート電極、第1層間絶縁層および第2層間絶縁層 と、前記第1層間絶縁層上に形成され、前記ゲート絶縁 層および第1層間絶縁層を貫通して、前記シリコン活性 層に互いに電気的に分離して接続された、ソース電極お よびドレイン電極とを有するトップゲート型の薄膜トラ ンジスタ;および前記第2層間絶縁層上に配置され、こ の第2層間絶縁層を貫通して前記ドレイン電極と接続さ れたITO膜からなる画素電極;を具備し、前記ゲート 電極は、CuまたはCu合金からなる電極本体と、この 電極本体の少なくとも前記ゲート絶縁層との接触面を覆 う、TiN、MoTa、MoWから選ばれた少なくとも 1種の材料からなる被膜とから形成され、前記ソース電 極は、CuまたはCu合金からなる電極本体と、この電 極本体の少なくとも前記シリコン活性層との接触面を覆 う、TiN、MoTa、MoWから選ばれた少なくとも 1種の材料からなる被膜とから形成され、前記ドレイン 電極は、CuまたはCu合金からなる電極本体と、この 電極本体の少なくとも前記シリコン活性層との接触面お よび前記画素電極との接触面を覆う、TiN、MoT a、MoWから選ばれた少なくとも1種の材料からなる 被膜とから形成されている。

#### [0016]

【発明の実施の形態】図1は、本発明に係る、ボトムゲート型TFTを有する液晶表示素子の平面図、図2は断面図である。液晶表示素子は、TFTおよび画素電極が形成されたガラス基板1とカラーフィルター基板2との間に液晶3が封入された構造をなす。

【0017】カラーフィルター基板2は、ガラス基板上に前記画素電極に対応したカラーフィルター4が形成され、その上に、ITO膜5が形成された構造をなす。ガラス基板1上には、TFT6と、各TFT6に隣接したITO膜からなる画素電極7が形成されている。前記TFT6は、前記ガラス基板1上の下地コート8の上にゲート電極9が形成され、その上に、第1ゲート絶縁層10、第2ゲート絶縁層11、シリコン活性層12、チャネル保護膜13、高濃度シリコン活性層12、チャネル保護膜13、高濃度シリコン活性層14、ソース電極15およびドレイン電極16、パッシベーション膜17が形成された、ボトムゲート型の構造をなす。前記ソース電極15およびドレイン電極16は、前記シリコン活性層12のチャネル部18の両側に、互いに電気的に分離して設けられている。また、前記画素電極7は、前記ドレイン電極16と接続されている。

【0018】前記ゲート電極9は、A1またはA1合金、もしくはCuまたはCu合金からなる電極本体9aと、この電極本体9aが前記第1ゲート絶縁層10と接触する面のうち、少くとも前記電極本体9aと前記チャネル部18との間に位置する接触面を覆う、TiN、MoTa、MoWから選ばれた少なくとも1種の材料から

なる被膜9bとから形成されている。

【0019】また、前記ソース電極15は、A1またはA1合金、もしくはCuまたはCu合金からなる電極本体15aと、この電極本体15aの少なくとも前記高濃度シリコン活性層14との接触面を覆う、TiN、MoTa、MoWから選ばれた少なくとも1種の材料からなる被膜15bとから形成されている。

【0020】また、前記ドレイン電極16は、A1またはA1合金、もしくはCuまたはCu合金からなる電極本体16aと、この電極本体16aの少なくとも前記高 濃度シリコン活性層14との接触面および前記画素電極7との接触面を覆う、TiN、MoTa、MoWから選ばれた少なくとも1種の材料からなる被膜16bとから形成されている。

【0021】ここで、A1合金としては、例えばA1-Si、A1-Si-Cu、A1-Y、A1-Ndからなる合金等を挙げることができる。また、Cu合金としては、例えばCu-Ti、Cu-Nbからなる合金等を挙げることができる。

【0022】被覆用の材料としては、例えばTiN、M oTa、MoW、Mo、Ta、Nb、W、TiW、T i、Cr等を挙げることができる。これらの材料は、バ リアー層としての効果があり、レジスト現像液中でIT O膜と接触していても、接触部分で酸化還元反応が起こ ることはない。また、CVD成膜中などに基板温度が3 00℃以上に上昇しても、シリコン膜との接触部分で相 互拡散が起こることはない。さらに、CVD成膜中など に基板温度が300℃以上に上昇しても、ヒロックが発 生することはない。前述の被覆用材料のうち、特にTi Nは、A1と同じ条件でドライエッチングできるため、 TiNを被覆したAl薄膜から、同じマスクを用いた1 回のドライエッチングにより、TiN被膜を有するAl 電極を形成することができる。また、前述の被覆用材料 のうち、特にMoTaおよびMoWは、耐薬液性に優 れ、ITO膜のエッチングに用いる酸性薬液等に耐える という利点、および低抵抗であるという利点を有する。 【0023】また、前記ソース電極15の被膜15b は、前記ソース電極15が前記高濃度シリコン活性層1 4と接触する面だけでなく、前記ソース電極15が前記 パッシベーション膜17と接触する面を覆うように配置 されても良い。さらに、前記ドレイン電極16の被膜1 6 bは、前記ドレイン電極16が前記高濃度シリコン活 性層14と接触する面だけでなく、前記ドレイン電極1 6が前記パッシベーション膜17と接触する面を覆うよ うに配置されても良い。このように前記ソース電極15 およびドレイン電極16の表面側に被膜を配置すること によって、A1またはA1合金、もしくはCuまたはC u合金の可視光に対する高い反射率のために、前記ソー ス電極15およびドレイン電極16の表面が反射して、 液晶表示画面が見にくくなることを防止できる。

【0024】次に、上述のボトムゲート型TFTを有する液晶表示素子の製造方法を、図3および図4を参照して説明する。

(1) ガラス基板1上に、下地コート膜8をCVD法により成膜し、その上に、ゲート電極用の、AlまたはAl合金、もしくはCuまたはCu合金からなる薄膜19を、図3の(a)に示すように、スパッタリング法により成膜する。この薄膜19の膜厚としては、例えば300~700nmにすることが好ましい。

【0025】(2)  $TiN、MoTa、MoWから選ばれた少なくとも1種の材料からなる薄膜20を、図3の(b) に示すように、スパッタリング法により成膜する。この薄膜20の膜厚としては、例えば20<math>\sim$ 70n mにすることが好ましい。

【0026】(3)図示しないマスクを用いてパターニングし、図3の(c)に示すように、ゲート電極9を形成する。ゲート電極9は、A1またはA1合金、もしくはCuまたはCu合金からなる電極本体9aと、この電極本体9aのゲート絶縁層と接触する面のうち、少くとも前記電極本体9aとシリコン活性層のチャネル部との間に位置する接触面を覆うように被覆された、TiN、MoTa、MoWから選ばれた少なくとも1種の材料からなる被膜9bとから形成される。図1および図2に示す液晶表示素子においては、前記電極本体9aとシリコン活性層のチャネル部との間に位置する接触面は、図3の(c)に示すように、前記ゲート電極9の上面となる

【0027】(4)第1ゲート絶縁層10、第2ゲート 絶縁膜21、シリコン膜22、チャネル保護膜用絶縁膜 をCVD法により連続成膜する。その後、パターニング して、図3の(d)に示すように、前記シリコン膜22 上にチャネル保護膜13を形成する。

【0028】(5)高濃度シリコン膜をCVD法により成膜し、図示しないマスクを用いてパターニングして、図3の(e)に示すように、高濃度シリコン活性層14を形成した後、前記シリコン膜22を、前述のマスクを用いてパターニングして、シリコン活性層12を形成する。また、同様なマスクを用いて、前記第2ゲート絶縁膜21をパターニングして、第2ゲート絶縁層11を形成する。

【0029】(6) I TO膜をスパッタリング法により 成膜し、パターニングして、図3の(f)に示すように 画素電極7を形成する。

(7) TiN、MoTa、MoWから選ばれた少なくとも1種の材料からなる薄膜23をスパッタリング法により、図4の(g)に示すように成膜する。この薄膜23の膜厚としては、例えば20~70nmにすることが好ましい。

【0030】(8) AlまたはAl合金、もしくはCu またはCu合金からなる薄膜24を、スパッタリング法 により、図4の(h) に示すように成膜する。この薄膜 24 の膜厚としては、例えば  $300 \sim 700$  n mにする ことが好ましい。

【0031】(9)図示しないマスクを用いてパターニングして、図4の(i)に示すように、互いに電気的に分離されたソース電極15およびドレイン電極16を、前記高濃度シリコン活性層14上に形成する。ソース電極15は、A1またはA1合金、もしくはCuまたはCu合金からなる電極本体15aと、この電極本体15aの少なくとも前記高濃度シリコン活性層14との接触面を覆う、TiN、MoTa、MoWから選ばれた少なくとも「記をないらなる電極本体16aと、この電極本体16aの少なくとも前記高濃度シリコン活性層14との接触面および前記画素電極7との接触面を覆う、TiN、MoTa、MoWから選ばれた少なくとも1種の材料からなる被膜16bとから形成される。

【0032】(10)パッシベーション膜用の絶縁膜を CVD法により成膜し、パターニングして、図4の (j)に示すようにパッシベーション膜17を形成す る。

(11)パッシベーション膜17まで形成されたガラス 基板1と、別に形成されたカラーフィルター基板2を、 わずかな隙間を残して張合わせた後、その隙間に液晶を 封入する。

【0033】以上のようにして、前述した図1および図2に示す構造を有する、ボトムゲート型の液晶表示素子を製造する。次に、本発明に係るトップゲート型TFTを有する液晶表示素子を、図5を参照して詳細に説明する。

【0034】液晶表示素子は、TFTおよび画素電極が 形成されたガラス基板25とカラーフィルター基板26 との間に液晶27が封入された構造をなす。カラーフィ ルター基板26は、ガラス基板上に前記画素電極に対応 したカラーフィルター28が形成され、その上に、IT O膜29が形成された構造をなす。

【0035】ガラス基板25上には、TFT30が形成されている。前記TFT30は、ガラス基板25上のバッファ層31の上に、シリコン活性層32が形成され、その上に、ゲート絶縁層33、ゲート電極34、第1層間絶縁層35、ソース電極36、ドレイン電極37、第2層間絶縁層38、パッシベーション膜39が形成されたトップゲート型の構造をなしている。前記ソース電極36およびドレイン電極37は、前記第1層間絶縁層35と前記ゲート絶縁層33を貫通して、前記シリコン活性層32に、互いに電気的に分離して接続されている。画素電極40は、前記第2層間絶縁層38上に形成され、この第2層間絶縁層38を貫通して、前記ドレイン電極37と接続されている。

【0036】前記ゲート電極34は、A1またはA1合金、もしくはCuまたはCu合金からなる電極本体34 aと、この電極本体34aの少なくとも前記ゲート絶縁層33との接触面を覆う、TiN、MoTa、MoWから選ばれた少なくとも1種の材料からなる被膜34bとから形成されている。

【0037】また、前記ソース電極36は、A1またはA1合金、もしくはCuまたはCu合金からなる電極本体36aと、この電極本体36aの少なくとも前記シリコン活性層32との接触面を覆う、TiN、MoTa、MoWから選ばれた少なくとも1種の材料からなる被膜36bとから形成されている。

【0038】また、前記ドレイン電極37は、A1またはA1合金、もしくはCuまたはCu合金からなる電極本体37aの少なくとも前記シリコン活性層32との接触面および前記画素電極40との接触面を覆う、TiN、MoTa、MoWから選ばれた少なくとも1種の材料からなる被膜37bとから形成されている。

【0039】ここで、A1合金としては、例えばA1-Si、A1-Si-Cu、A1-Y、A1-Ndからなる合金等を挙げることができる。また、Cu-G金としては、例えばCu-G1、Cu-G2、G3 によってきる。

【0040】被覆用の材料として用いるTiN、MoTa、MoWはバリアー層としての効果があり、レジスト現像液中でITO膜と接触していても、接触部分で酸化還元反応が起こることはない。また、CVD成膜中などに基板温度が300℃以上に上昇しても、シリコン膜との接触部分で相互拡散が起こることはない。さらに、CVD成膜中などに基板温度が300℃以上に上昇しても、ヒロックが発生することはない。また、TiNは、A1と同じ条件でドライエッチングできるため、A1電極にTiNを被覆した場合、ドライエッチング法を用いてA1電極のみの場合と同じ工程数にてパターニングできる。

【0041】なお、被覆用の材料としてその他に、やは りバリアー層としての効果があるMo、Ta、Cr、N b、W、Ti、TiWから選ばれた少なくとも1種の材 料であっても良い。

【0042】また、前記ゲート電極34の被膜34bは、前記ゲート電極34が前記ゲート絶縁層33と接触する面だけでなく、前記ゲート電極34が前記第1層間絶縁層35と接触する面を覆うように配置されても良い。このように前記ゲート電極34の表面側に被膜を配置することによって、A1またはA1合金、もしくはCuまたはCu合金の可視光に対する高い反射率のために、前記ゲート電極34の表面が反射して、液晶表示画面が見にくくなることを防止できる。

【0043】次に、上述のトップゲート型TFTを有す

る液晶表示素子の製造方法を、図6、図7および図8を 参照して説明する。

(1) ガラス基板25上に、バッファ層31をCVD法により成膜し、その上に、アモルファスシリコン膜41をCVD法により、図6の(a)に示すように成膜する。

【0044】(2)前記アモルファスシリコン膜41にレーザーを照射して、シリコン活性層用のポリシリコン膜を形成する。その後、図示しないマスクを用いてパターニングして、図6の(b)に示すように、前記バッファ層31の上にシリコン活性層32を形成する。

【0045】(3)ゲート絶縁層33をCVD法により、図6の(c)に示すように成膜する。

(4)  $TiN、MoTa、MoWから選ばれた少なくとも1種の材料からなる薄膜42を、スパッタリング法により、図6の(d)に示すように成膜する。この薄膜42の膜厚としては、例えば<math>20\sim70$ nmにすることが好ましい。

【0046】(5) A1またはA1合金、もしくはCuまたはCu合金からなる薄膜 43を、スパッタリング法により、図6の(e)に示すように成膜する。この薄膜 43の膜厚としては、例えば 300~700 nmにすることが好ましい。

【0047】(6)図示しないマスクを用いてパターニングし、図7の(f)に示すように、A1またはA1合金、もしくはCuまたはCu合金からなる電極本体34aと、この電極本体34aの少なくとも前記ゲート絶縁層33との接触面を覆う、TiN、MoTa、MoWから選ばれた少なくとも1種の材料からなる被膜34bとから形成されるゲート電極34を形成する。

【0048】(7)ドーパントイオン44を、図7の(g)に示すように、シリコン活性層12に注入する。

(8)第1層間絶縁層35をCVD法により、図7の

(h)に示すように成膜する。

【0049】(9)図示しないマスクを用いてパターニングして、前記第1層間絶縁層35および前記ゲート絶縁層33を貫通して前記シリコン活性層32に達するコンタクトホール45を、エッチング法を用いて、図7の(i)に示すように形成する。

【0050】(10) TiN、MoTa、MoWから選ばれた少なくとも1種の材料からなる薄膜46をスパッタリング法により、図7の(j)に示すように成膜する。この薄膜46の膜厚としては、例えば20~70nmにすることが好ましい。続いて、AlまたはAl合金、もしくは、CuまたはCu合金からなる薄膜47を、スパッタリング法により成膜する。この薄膜47の膜厚としては、例えば300~700nmにすることが好ましい。続いて、TiN、MoTa、MoWから選ばれた少なくとも1種の材料からなる薄膜48をスパッタリング法により成膜する。この薄膜48の膜厚として

は、例えば20~70nmにすることが好ましい。 【0051】(11)図示しないマスクを用いてパター ニングして、図8の(k)に示すように、互いに電気的 に分離されたソース電極36およびドレイン電極37 を、前記第1層間絶縁層35上に形成する。ソース電極 36は、AlまたはAl合金、もしくはCuまたはCu 合金からなる電極本体36aと、この電極本体36aの 少なくとも前記シリコン活性層32との接触面を覆う、 TiN、MoTa、MoWから選ばれた少なくとも1種 の材料からなる被膜36bとから形成される。また、ド レイン電極37は、A1またA1合金、もしくはCuま たはCu合金からなる電極本体37aと、この電極本体 37aの少なくとも前記シリコン活性層32との接触面 および画素電極との接触面を覆う、TiN、MoTa、 MoWから選ばれた少なくとも1種の材料からなる被膜 37bとから形成される。図5に示す液晶表示素子にお いては、画素電極が前記ドレイン電極37と接触する面 は、図8の(k)に示すように、前記ドレイン電極37 の上面となる。

【0052】(12)第2層間絶縁層38をCVD法により成膜し、その後、図示しないマスクを用いてパターニングして、前記第2層間絶縁層38を貫通して前記ドレイン電極37に達するスルーホール49を、エッチング法を用いて、図8の(1)に示すように、形成する。【0053】(13)スパッタリング法によりITO膜を成膜する。そして、図示しないマスクを用いてパターニングして、図8の(m)に示すように、前記ドレイン電極16の上面と接触するように、画素電極40を形成する。さらに、パッシベーション膜用の絶縁膜をCVD法により成膜し、図示しないマスクを用いてパターニングして、パッシベーション膜39を形成する。

【0054】(14)パッシベーション膜39まで形成されたガラス基板25と、別に形成されたカラーフィルター基板26を、わずかな隙間を残して張合わせた後、その隙間に液晶を封入する。

【0055】以上のようにして、前述した図5に示す構造を有する、トップゲート型の液晶表示素子を製造する。以上、詳述した、本発明に係る液晶表示素子によれば、低抵抗のA1またはA1合金、もしくはCuまたはCu合金からなる電極配線を使用しても、TiN、MoTa、MoWから選ばれた少なくとも1種の材料からなる被膜を前記電極上に配置することで、液晶表示素子が正常に動作し、かつ正常な機能が保たれる。

【0056】つまり、本発明の液晶表示素子を製造する 工程において、ガラス基板をレジスト現像液へ浸透させ ても、ITO膜とAlまたはAl6金からなるドレイン 電極は、TiN, MoTa, MoWから選ばれた少なく とも1種の材料からなる被膜を介して接触しているた め、接触部分で酸化還元反応は起きない。そのため、Al1から $Al_2O_3$  酸化物が生成されることはなく、ドレ

イン電極と画素電極間の導通は保たれる。その結果、T FTのON、OFF制御に合わせて画素電極が正常に動 作する。また、画素電極を構成するITO膜も還元され ず、InやSnも析出されない。その結果、画素電極も 透明度を保持する。さらに、ガラス基板に絶縁膜などを CVD成膜して、基板温度が300℃以上に上昇して も、シリコン活性層とAlまたはAl合金、もしくはC uまたはCu合金からなるソース電極およびドレイン電 極は、TiN、MoTa、MoWから選ばれた少なくと も1種の材料からなる被膜を介して接触しているため、 接触部分で相互拡散は起きない。その結果、接触部のコ ンタクト抵抗は低く保たれ、TFTは正常に動作する。 さらに、ガラス基板に絶縁膜などをCVD成膜して、基 板温度が300℃以上に上昇しても、A1またはA1合 金からなるゲート電極表面は、TiN、MoTa、Mo Wから選ばれた少なくとも1種の材料からなる被膜が配 置されているため、表面にヒロックは発生しない。その 結果、AlまたはAl合金からなるゲート電極とシリコ ン活性層のチャネル部の間の絶縁は保たれ、TFTは正 常に動作する。

【0057】以上の結果、低抵抗のAIまたはAI合金、もしくはCuまたはCu合金からなる電極配線の使用を可能にし、電極配線幅を微細化できる。そして、開口率が向上した液晶表示素子を提供することができる。【0058】

【実施例】以下、本発明の実施例を前述の図面を参照して具体的に説明する。

(実施例1)前述の図1および図2に示す構造のボトム ゲート型の液晶表示素子を製造した。

【0059】本実施例の液晶表示素子の製造方法を、前述の図3および図4を参照しながら、説明する。

(1) ガラス基板 1 上に、下地コート膜 8 として S i O 2 を、C V D 法により 図 3 の (a) に示すように成膜 し、その上に、ゲート電極用の 5 0 0 n m の 膜厚の A 1 薄膜 1 9 を、スパッタリング法により成膜した。

【0060】(2)50nmの膜厚のTiN薄膜20 を、図3の(b)に示すように、スパッタリング法により成膜した。

(3)図示しないマスクを用いてパターニングし、図3の(c)に示すように、A1からなる電極本体9aと、この電極本体9aがゲート絶縁層と接触する面のうち、少くとも前記電極本体9aとシリコン活性層のチャネル部との間に位置する接触面を覆うTiN被覆9bを有する、幅が約5μmのゲート電極9を形成した。本実施例の液晶表示素子においては、前記電極本体9aとシリコン活性層のチャネル部との間に位置する接触面は、図3の(c)に示すように、前記ゲート電極9の上面となる。

【0061】(4)第1ゲート絶縁層用の $SiO_2$  膜10、第2ゲート絶縁膜用の $g-SiN_x$  膜21、シリコ

ン活性層用のアモルファスシリコン膜22、チャネル保護膜用のSiN、膜を、CVD法により連続成膜した。その後、パターニングして、図3の(d)に示すように、前記アモルファスシリコン膜22上にチャネル保護膜13を形成した。

【0062】(5)高濃度シリコン活性層用のn・アモルファスシリコン膜をCVD法により成膜し、パターニングして、図3の(e)に示すように、高濃度シリコン活性層14を形成し、同時に、前記アモルファスシリコン膜22をパターニングして、シリコン活性層13を形成した。また、同時に、前記第2ゲート絶縁膜21をパターニングして、第2ゲート絶縁層11を形成した。【0063】(6)画素電極用のITO膜を、スパッタリング法により成膜し、パターニングして、図3の

(7)50 n mの膜厚のT i N薄膜23をスパッタリング法により、図4の(g)に示すように成膜した。 【0064】(8)500 n mの膜厚のA 1 薄膜24を、スパッタリング法により、図4の(h)に示すように成膜した。

(f)に示すように画素電極7を形成した。

(9)図示しないマスクを用いてパターニングして、図4の(i)に示すように、互いに電気的に分離された、幅が約5μmのソース電極15およびドレイン電極16を、前記高濃度シリコン活性層14上に形成した。そして、ソース電極15は、A1電極本体15aと、この電極本体15aの少なくとも前記高濃度シリコン活性層14との接触面を覆うTiN被膜15bとから形成された構造とした。また、ドレイン電極16は、A1電極本体16aと、この電極本体16aの少なくとも前記高濃度シリコン活性層14との接触面および前記画素電極7との接触面を覆うTiN被膜16aとから形成された構造とした。

【0065】(10)パッシベーション膜用のSiNx膜をCVD法により成膜し、パターニングして、図4の(j)に示すようにパッシベーション膜17を形成した。

(11)パッシベーション膜17まで形成されたガラス基板1と、別に形成されたカラーフィルター基板2を、わずかな隙間を残して張合わせた後、その隙間に液晶を封入した。

【0066】以上のようにして、前述した図1および図2に示す構造をなす、A1電極配線にTiN被膜を配置した、ボトムゲート型の液晶表示素子を製造した。本実施例の液晶表示素子においては、ゲート電極9は、A1電極本体9aと、この電極本体9aがゲート絶縁層10と接触する面のうち、少くとも前記電極本体9aとシリコン活性層12のチャネル部18との間に位置する接触面を覆うTiN被膜9bとから形成されている。また、ソース電極15は、A1電極本体15aと、この電極本体15aの少なくとも高濃度シリコン活性層14との接

触面を覆うTiN被膜15bとから形成されている。また、ドレイン電極16は、A1電極本体16aと、この電極本体16aの少なくとも前記高濃度シリコン活性層14との接触面および画素電極7との接触面を覆うTiN被膜16bとから形成されている。

【0067】本実施例の液晶表示索子を製造する工程に おいては、ガラス基板1をレジスト現像液へ浸透させて も、ドレイン電極16とITO膜からなる画衆電極7が 接触している部分で酸化還元反応は起きず、AlからA 120g酸化物が生成されることはなかった。その結 果、ドレイン電極16と画素電極7間の導通は保たれ、 TFTのON、OFF制御に合わせて画素電極7が正常 に動作した。また、画素電極7を構成するITO膜も還 元されず、InやSnも析出されなかった。その結果、 画素電極7も透明度を保持した。さらに、ガラス基板1 に絶縁膜などをCVD成膜して基板温度が300℃以上 に上昇しても、ソース電極15およびドレイン電極16 と高濃度シリコン活性層14との間で相互拡散は起きな かった。その結果、ソース電極15およびドレイン電極 16と高濃度シリコン活性層14との間のコンタクト抵 抗が低く保たれ、TFTが正常に動作した。さらに、ガ ラス基板1に絶縁膜などをCVD成膜して基板温度が3 00℃以上に上昇しても、ゲート電極9表面にヒロック は発生しなかった。その結果、ゲート電極9とシリコン 活性層12との間の絶縁が保たれ、TFTが正常に動作 した。

【0068】以上の結果、本実施例の液晶表示素子において、液晶表示素子の動作および機能を劣化させることなく、5μmという細い電極配線幅が実現され、開孔率が10%向上された液晶表示素子が実現できた。

【0069】(実施例2)前記電極材料をAlからCuに換えた以外は、実施例1と同じ条件にて、前述の図1および図2に示す構造をなす、ボトムゲート型の液晶表示素子を製造した。

【0070】本実施例の液晶表示素子においては、ゲート電極9は、Cu電極本体9aと、この電極本体9aがゲート絶縁層10と接触する面のうち、少くとも前記電極本体9aとシリコン活性層12のチャネル部18との間に位置する接触面を覆うTiN被膜9bとから形成されている。また、ソース電極15は、Cu電極本体15aと、この電極本体15aの少なくとも高濃度シリコン活性層14との接触面を覆うTiN被膜15bとから形成されている。また、ドレイン電極16は、Cu電極本体16aと、この電極本体16aの少なくとも前記高濃度シリコン活性層14との接触面および画素電極7との接触面を覆うTiN被膜16bとから形成されている。

【0071】本実施例の液晶表示素子を製造する工程に おいては、ガラス基板1に絶縁膜などをCVD成膜して 基板温度が300℃以上に上昇しても、ソース電極15 およびドレイン電極16と高濃度シリコン活性層14と の間で相互拡散は起きなかった。そして、ソース電極15 およびドレイン電極16と前記高濃度シリコン活性層14との間のコンタクト抵抗が低く保たれ、TFTが正常に動作した。

【0072】以上の結果、液晶表示素子の動作および機能を劣化させることなく、5μmという細い電極配線幅が実現され、開孔率が10%向上された液晶表示素子が実現できた。

【0073】(実施例3)前述の図5に示す構造のトップゲート型の液晶表示素子を製造した。本実施例の液晶表示素子の製造方法を、前述の図6、図7および図8を参照しながら、説明する。

【0074】(1)ガラス基板25上に、バッファ層31として $SiO_2$  膜をCVD法により成膜し、その上に、アモルファスシリコン膜41をCVD法により、図6の(a)に示すように成膜した。

【0075】(2)前記アモルファスシリコン膜41に エキシマレーザーを照射して、シリコン活性層用のポリ シリコン膜を形成した。その後、図示しないマスクを用 いてパターニングして、図6の(b)に示すように、前 記バッファ層31の上に、シリコン活性層32を形成し た。

【 0076 】 (3) ゲート絶縁層用の $SiO_2$  膜をCV D法により成膜して、図6の(c) に示すようにゲート 絶縁層 33 を形成した。

(4)50nmの膜厚のMoTa薄膜42を、スパッタリング法により、図6の(d)に示すように成膜した。 【0077】(5)300nmの膜厚のCu薄膜43を、スパッタリング法により、図6の(e)に示すように成膜した。

(6)図示しないマスクを用いてパターニングして、図7の(f)に示すように、Cu電極本体34aと、この電極本体34aの少なくとも前記ゲート絶縁層33との接触面を覆うMoTa被膜34bとから形成された、幅が約5μmのゲート電極34を形成した。

【0078】(7)  $PH_3$   $/H_2$  などのドーパントイオン44を、図7の(g) に示すように、ジリコン活性層32に注入した。

(8)第1層間絶縁層用 $SiO_2$  膜をCVD法により成膜して、図7の(h) に示すように、第1層間絶縁層35を形成した。

【0079】(9)図示しないマスクを用いてパターニングして、前記第1層間絶縁層35および前記ゲート絶縁層33を貫通して、前記シリコン活性層32に達するコンタクトホール45を、図7の(i)に示すように、形成した。

【0080】(10)50nmの膜厚のMoTa薄膜46を、スパッタリング法により、図7の(j)に示すように成膜した。続いて、300nmの膜厚のCu薄膜47をスパッタリング法により成膜した。続いて、50n

mの膜厚のMoTa薄膜48をスパッタリング法により成膜した。

【0081】(11)図示しないマスクを用いてパターニングして、図8の(k)に示すように、互いに電気的に分離された、幅が約5μmのソース電極36およびドレイン電極37を、前記第1層間絶縁層35上に形成した。そして、ソース電極36は、Cu電極本体36aと、この電極本体36aの少なくとも前記シリコン活性層32との接触面を覆うMoTa被膜36bとから形成された構造とした。また、ドレイン電極37は、Cu電極本体37aと、この電極本体37aの少なくとも前記シリコン活性層37aとの接触面および画素電極との接触面を覆うMoTa被膜37bとから形成された構造とした。本実施例の液晶表示素子においては、画素電極が前記ドレイン電極37と接触する面は、図8の(k)に示すように、前記ドレイン電極37の上面となる。

【0082】(12)第2層間絶縁層用SiO<sub>2</sub> 膜をC VD法により成膜し、その後、図示しないマスクを用いてパターニングして、図8の(1)に示すように、第2 層間絶縁層38、およびこの第2層間絶縁層38を貫通して前記ドレイン電極37に達するスルーホール49を形成した。

【0083】(13)スパッタリング法によりITO膜を成膜した。そして、図示しないマスクを用いてパターニングして、図80 (m)に示すように、前記ドレイン電極370上面と接触するように、画素電極40を形成した。さらに、パッシベーション膜用の $SiN_{\chi}$ 膜をCVD法により成膜し、図示しないマスクを用いてパターニングして、パッシベーション膜39を形成した。

【0084】(14)パッシベーション膜39まで形成されたガラス基板25と、別に形成されたカラーフィルター基板26を、わずかな隙間を残して張合わせた後、その隙間に液晶を封入した。

【0085】以上のようにして、前述した図5に示す構造をなす、Cu電極配線にMoTa被膜を配置した、トップゲート型の液晶表示素子を製造した。本実施例の液晶表示素子においては、ゲート電極34は、Cu電極本体34aと、この電極本体34aの少なくともゲート絶縁層33との接触面を覆うMoTa被膜34bとから形成されている。ソース電極36は、Cu電極本体36aと、この電極本体36aの少なくともシリコン活性層32との接触面を覆うMoTa被膜36bとから形成されている。また、ドレイン電極37は、Cu電極本体37aと、この電極本体37aの少なくとも前記シリコン活性層32との接触面および画素電極40との接触面を覆うMoTa被膜37bとから形成されている。

【0086】本実施例の液晶表示素子を製造する工程においては、ガラス基板25に絶縁膜などをCVD成膜して基板温度が300℃以上に上昇しても、ソース電極36およびドレイン電極37とシリコン活性層32との間

で相互拡散は起きなかった。そして、ソース電極36およびドレイン電極37とシリコン活性層32との間のコンタクト抵抗が低く保たれ、TFTが正常に動作した。【0087】以上の結果、本実施例の液晶表示素子において、液晶表示素子の動作および機能を劣化させることなく、5μmという細い電極配線幅が実現され、開孔率が10%向上された液晶表示素子が実現できた。

【0088】(実施例4)前記電極材料をCuからAlに換えた以外は、実施例3と同じ条件にて、前述の図5に示す構造をなす、トップゲート型の液晶表示素子を製造した。

【0089】本実施例の液晶表示素子においては、ゲート電極34は、A1電極本体34aと、この電極本体34aの少なくともゲート絶縁層33との接触面を覆うMoTa被膜34bとから形成されている。ソース電極36は、A1電極本体36aと、この電極本体36aの少なくともシリコン活性層32との接触面を覆うMoTa被膜34bとから形成されている。また、ドレイン電極37は、A1電極本体37aと、この電極本体37aの少なくとも前記シリコン活性層32との接触面および画素電極40との接触面を覆うMoTa被膜37bとから形成されている。

【0090】本実施例の液晶表示素子を製造する工程に おいては、ガラス基板25をレジスト現像液へ浸透させ ても、ドレイン電極25とITO膜からなる画素電極4 Oが接触している部分で酸化還元反応は起きず、A 1 か らAl<sub>2</sub>O<sub>3</sub>酸化物が生成されることはなかった。その 結果、ドレイン電極37と画素電極40間の導通は保た れ、TFTのON、OFF制御に合わせて画素電極40 が正常に動作した。また、画素電極40を構成するIT O膜も還元されず、InやSnも析出されなかった。そ の結果、画素電極40も透明度を保持した。さらに、ガ ラス基板25に絶縁膜などをCVD成膜して基板温度が 300℃以上に上昇しても、ソース電極36およびドレ イン電極37とシリコン活性層32との間で相互拡散は 起きなかった。その結果、ソース電極36およびドレイ ン電極37とシリコン活性層32との間のコンタクト抵 抗が低く保たれ、TFTが正常に動作した。さらに、ガ ラス基板25に絶縁膜などをCVD成膜して基板温度が 300℃以上に上昇しても、ゲート電極34表面にヒロ ックは発生しなかった。その結果、ゲート電極34とシ リコン活性層32との間の絶縁が保たれ、TFTが正常 に動作した。

【0091】以上の結果、本実施例の液晶表示素子において、液晶表示素子の動作および機能を劣化させることなく、5μmという細い電極配線幅が実現され、開孔率が10%向上された液晶表示素子が実現できた。

#### [0092]

【発明の効果】以上詳述したように、本発明によれば、 液晶表示素子の動作および機能を劣化させることなく、 低抵抗のAlまたはAl合金、もしくは、CuまたはCu合金からなる電極配線の使用を可能にし、電極配線幅の微細化による開口率の向上が達成された、液晶表示素子を提供することができる。その結果、明度が高く、消費電力が低減されて長寿命の液晶表示素子を提供できる等の効果を奏する。

#### 【図面の簡単な説明】

【図1】本発明に係るボトムゲート型液晶表示索子を示す平面図。

【図2】本発明に係るボトムゲート型液晶表示素子を示す断面図。

【図3】本発明に係るボトムゲート型液晶表示素子の製造工程を示す断面図。

【図4】本発明に係るボトムゲート型液晶表示素子の製造工程を示す断面図。

【図5】本発明に係るトップゲート型液晶表示素子を示す断面図。

【図6】本発明に係るトップゲート型液晶表示素子の製

造工程を示す断面図。

【図7】本発明に係るトップゲート型液晶表示素子の製造工程を示す断面図。

【図8】本発明に係るトップゲート型液晶表示素子の製造工程を示す断面図。

#### 【符号の説明】

1、25…ガラス基板、

6、30…薄膜トランジスタ、

7、35…画素電極、

9、34…ゲート電極、

9b、15b、16b、34b、36b、37b…被 膜、

10、33…ゲート絶縁膜、


11、32…シリコン活性層、

14…高濃度シリコン活性層、


15、36…ソース電極、


16、37…ドレイン電極。


【図1】



【図2】







フロントページの続き

(51) Int. Cl.<sup>6</sup>

識別記号

FΙ

H O 1 L 29/78

617U

(72)発明者 加納 正明

神奈川県横浜市磯子区新磯子町33番地 株

式会社東芝生産技術研究所内